Physical Design Engineer

לחברת הייטק ישראלית מצליחה אשר מפתחת צ'יפים לתחומי האודיו-וידאו ולתעשיית האוטומוטיב ופיתחה טכנולוגיה שמאפשרת להעביר תקשורת על גבי כבלים פשוטים למרחקים ארוכים בקצבים מהירים ובאיכות טובה, דרוש/ה Senior Backend Engineer לצוות הפיתוח אשר אחראי על full physical implementation of digital blocks — from Netlist to GDSII כחלק מפעילות backend design עבור Pro AV and Automotive chips. במסגרת התפקיד תכנון ואופטימיזציה של complex SoCs, ביצוע full Place & Route (P&R) flow, מ- netlist ל- GDSII. כמו כן Perform placement, clock tree synthesis, routing, STA ו- physical verification (DRC, LVS, ANT). הבטחת timing closure ו- design convergence על multiple stages of implementation. עבודה מול צוותי front-end, architecture ו- verification. הנעת שיפורי Design ותחזוקת מתודולוגיות ליעילות backend flow.

לחברת הייטק ישראלית מצליחה אשר מפתחת צ'יפים לתחומי האודיו-וידאו ולתעשיית האוטומוטיב ופיתחה טכנולוגיה שמאפשרת להעביר תקשורת על גבי כבלים פשוטים למרחקים ארוכים בקצבים מהירים ובאיכות טובה, דרוש/ה Senior Analog Design Engineer להובלת פיתוח next-generation, multi-gigabit Analog Front End על טכנולוגית sub-micron. תפקיד Hands-On הכולל הגדרת ארכיטקטורה, circuit innovation, design-flow methodology ו- test-chip development עבור פלטפורמות mixed-signal מתקדמות. במסגרת התפקיד הובלת תכנון מקצה לקצה של mixed-signal design (ADC/DAC/RX/TX/PI) משלב הרעיון ועד silicon validation. הגדרה ואופטימיזציה של ארכיטקטורת Analog Front End. הגדרת test-chip architecture לאימות sub-blocks ו- full Analog Front End functionality טרום ייצור. ביצוע סימולציה, מידול ו- post-layout validation תוך שימוש ב- Cadence Virtuoso, SystemVerilog, AMS. תמיכה ב- silicon bring-up and characterization.

משרת Senior VLSI Backend Engineer בחברת הייטק המתמחה בייצור צ'יפים חכמים ומעבדים בתחום ה- Blockchain, אבטחת מידע ובינה מלאכותית. החברה מתמקדת בפיתוח שבבי ASIC לתמיכה בעיבוד נתונים מוצפן בזמן אמת, ומדורגת ברשימת Silicon 100 החברות המבטיחות לשנת 2024. היא גם גייסה כ־70 מיליון דולר בסבב ה‑Series C לפיתוח מוצר הדגל ולהרחבת צוות ההנדסה.