Design Verification engineer

למרכז המחקר והפיתוח של חברת הייטק בינלאומית מצליחה המפתחת טכנולוגיות מתקדמות בתחום המוליכים למחצה, שבבים, זכרונות, סלולאר, וידאו ועוד, דרוש/ה Senior Verification Engineer לצוות Innovative שמפתח טכנולוגיות cutting-edge AI, למשרה הכוללת פיתוח ושיפור Verification methodologies ו- infrastructures, אימות IP מ- block level. במסגרת התפקיד אחריות על מחזור חיים מלא של verification, מ-verification planning דרך test execution, עד collecting and analyzing coverage. פיתוח verification environment ב- UVM. עבודה מול צוותי architecture & Design. ישום flow and environment improvements.

משרת Verification Engineer לחברה העוסקת בפיתוח טכנולוגיה פורצת דרך לחידוש היסודות של תשתיות הענן תוך הרחבת רוחב פס והפחתת צריכת האנרגיה והעלות.

לחברת Start-Up גלובאלית מצליחה שמפתחת צ'יפים מתקדמים לתקשורת מהירה אשר משמשים דאטה סנטרים גדולים דרוש/ה Senior Verification Engineer להובלת פעילות ה- RTL design verification המורכבת תוך שילוב design aspects שונים. במסגרת התפקיד תכנון ואימות של digital design blocks, בניית סביבת אימות באמצעות SystemVerilog / UVM. זיהוי וכתיבה של coverage measures עבור corner-cases, ניפוי באגים ועוד.