Logic Digital Verification Engineer

לחברת Start-Up גלובאלית מצליחה שמפתחת צ'יפים מתקדמים לתקשורת מהירה אשר משמשים דאטה סנטרים גדולים דרוש/ה Senior Verification Engineer להובלת פעילות ה- RTL design verification המורכבת תוך שילוב design aspects שונים. במסגרת התפקיד תכנון ואימות של digital design blocks, בניית סביבת אימות באמצעות SystemVerilog / UVM. זיהוי וכתיבה של coverage measures עבור corner-cases, ניפוי באגים ועוד.

לחברת הייטק ישראלית מצליחה אשר מפתחת צ'יפים לתחומי האודיו-וידאו ולתעשיית האוטומוטיב ופיתחה טכנולוגיה שמאפשרת להעביר תקשורת על גבי כבלים פשוטים למרחקים ארוכים בקצבים מהירים ובאיכות טובה, דרוש/ה Experienced Verification Engineer לצוות המחקר והפיתוח, למשרה הכוללת אחריות על פיתוח ותחזוקת advanced simulation environments לאורך מחזור פיתוח החומרה- החל מ- RTL block-level testing דרך full-chip integration and FPGA validation. עבודה בשיתוף פעולה עם צוותים מגוונים כולל Design, ארכיטקטורה, DSP, תוכנה, מוצר וואלידציה. במסגרת התפקיד: הגדרה ופיתוח סביבות סימולציה ווריפיקציה עבור complex SoC designs תמיכה בפיתוח RTL ו- full-chip integration באמצעות תכנון ווריפיקציה, כתיבת טסטים ו- debugging.

משרת Verification Engineer בחברת הייטק גדולה ומבוססת אשר מפתחת טכנולוגיה לתכנון שבבי מולטימדיה ותקשורת אלחוטית, ומתמחה בטכנולוגיות למעבדי DSP עבור תעשיית המוליכים למחצה ו-AI. הם מחפשים Verification Engineer לצוות ה- VLSI verification, אשר אחראי על verified IP ועבודה על סביבה משולבת- Formal & Emulation. במסגרת התפקיד עבודה על verification flow משלב הגדרת הארכיטקטורה, דרך verification strategy, מיקרו-ארכיטקטורה, test plan ועד אימות מתקדם. סביבת עבודה: specman / UVM.